イメージセンサー(CMOS,CCD)、シリコンフォトダイオードを用いた光検知に関してお話出来ます。

■ 具体的な経験の内容
1993以降半導体アナログ回路設計、LSIレイアウト、フォトマスク用データ出しなどシリコンLSI業務を行う
2000頃X線用等倍CMOSイメージセンサーの開発
2003頃コンパクトカメラ用2.75um□の画素開発、チップ開発を行う
2010頃半導体開発Grでの自主開発の超高感度イメージセンサー開発を行った

■ 実績や成果（一例として）
特筆すべきは、
超高感度FHDイメージセンサーのチップ設計、評価、量産化を行った事をである。
また、そのカメラの製品化に貢献もした。
製品化したのは多目的カメラ ME20F-SHとして、今も多くの深海、サバンナ（ナイトサファリ）、など超々高感度映像を作製中
https://cweb.canon.jp/bctv/lineup/multipurpose/index.html
関連サイトに私の名前は無いが、実際に提案、設計、評価を行った。

他にISSCCに投稿したX線用CMOSセンサーの開発もある
https://ci.nii.ac.jp/naid/110008594075
では、その応用としてWaferScaleのチップを試作した。

■ そのときの課題、その課題をどう乗り越えたか
１、当初160um級の大面積画素を想定、しかし、チップ面積、光学系作成に課題がある
光学系(F値)を考慮すると19um画素でも同等以上の感度を得ることを提案し、それを実施した。
〇キヤノンのレンズ系（EFレンズ）F1.2とペンタックスF5.6では明るさが22倍違い、チップ（受光）面積も1/70になる。（サイトに載っている理由（EOS1から、、、）は後付けで、これが真実です。）

２、19um画素を採用するにあたり、画素デバイスの設計も行った。
通常のCMOSセンサー画素と同様に完全転送を行う画素が低ノイズ化には必須である
〇そのために受光領域での空乏化電圧を設計し安定な画素デバイスの設計を行った。
大まかなコンセプト、効果、結果を提示し、詳細設計を依頼した。

３、超高感度センサーを設計するときの問題点を考察した。課題として水平パタンノイズ（横筋）が大きな課題である事がわかった。
サイトには全く載っていない事項であるが、非常に重要な事項である。
アンプでいかにゲインを上げても、画素自身から発生するノイズは補正できない。
個々のランダムノイズ以外の横方向に共通発生する水平パタンノイズはその典型である。
私が提案、実施した全差動型列回路の採用より、その水平パタンノイズを除去でき、横方向ノイズを20dB抑圧することが出来た。

４、製品の量産化にあたり回路的なタイミング、電圧設定などの問題を順次クリアした。
製品化の際にカメラ開発部門との調整も行い、情報の整理、作業の指示を行った。
結果としてタイミングの変更一部回路の変更があったが、全差動回路の変更はなかった。
また、一番心配した画素デバイスの問題は発生しなかった。問題がある場合解決まで長い期間を必要とする場合が多々ある事を知っていたため、開発当初に入念に設計し、入念に評価を行ったためである。回路動作はその動作モードを容易に変更可能な設定に設計したためである。

■ 業界構造（トレンド/主要プレイヤー/バリューチェーン等）の知見の有無
イメージセンサー業界であれば、モバイル情報は話すせます。
（S社（日本）、S社（海外））

■ 関連する論文やブログ等があればURL
自身が設計した大面積画素（160um□）センサー　がISSCCに載っています。
https://ci.nii.ac.jp/naid/110008594075
2011年3月　月刊ニューメディア掲載（表紙に160um画素を持った私が載っています）

先の超高感度カメラ情報
https://cweb.canon.jp/bctv/lineup/multipurpose/index.html

■ お役にたてそうと思うご相談分野
イメージセンサー業界であれば、技術的なトレンドを話すせます。

■その他
地域: 神奈川
役割: 仕様決めなどの交渉、マネジメント及び、画素デバイス設計、処理部のアナログ設計、およびチップ検証などの実務
規模: 社内ユーザー：カメラ開発グループ（キヤノン時代）、HQ内システムLSI部門（サムスン時代）