DRAM設計用並列コンピュータの評価。 回路解析のボトルネックを分析、処理 能力拡大の最適手法を研究。

  • 半導体(メモリ)
  • エンジニア

経験内容

1.立場と役割:3年で4倍と大容量化するDRAMの設計を可能とするため、回路設計用並列コンピュータを評価。
2.課題と問題点:シミュレーション速度、精度の向上が課題。設計の初期段階から全体動作を見積もるプレレイアウトシミュレーションでは入力ネットリストの作成に時間がかかる。レイアウト後に寄生抵抗、容量を抽出したポストレイアウトシミュレーションはデータがGB単位となるため負荷が大きく計算できない問題があった。
3.技術的提案:
(1)回路ブロックの繰り返しを自動的に生成するプログラムを作成。
(2)ブロック内寄生容量を回路図中にフィードバックするプログラム作成。
(3)同時動作する信号間のみカップリング容量とし、その他は対地容量に変換する。
4.技術的成果:
(1)これまで人手で行っていた回路図作成を自動化、10倍以上に高速化。また回路変更への対応も容易。
(2)レイアウト設計へのフィードバックが初期段階ででき、手戻りを防ぐ。
(3)シミュレーション速度を10倍に向上

地域

神奈川県 川崎市 中原区

規模

クライアントは大手通信メーカー、ゲーム機器メーカー。国家プロジェクト”京”に途中まで参加。

期間
2002年 〜 2010年頃

氏名・職歴の開示について

氏名:(開示前)

職歴:(開示前)


自己紹介

大学院で誘電体の研究後、約25年間半導体メモリの設計に携わりました。
スパコン用高速メモリの研究で回路設計、評価技術を身に着け、その後はDRAMの大容量化に合わせ、並列コンピュータを使った回路シミュレータで設計能力を拡大させる手法を研究しました。
次に開発した次世代ネットワーク用メモリは現在も世界で使われています。
その後は第二種電気主任技術者の資格を取得し、ビルの高圧設備の技術責任者の経験を積みました。
現在は神奈川県の職業訓練指導員として後進の指導にあたっています。

職歴

開示前(決済前には開示されます)

他の経験