CMOSICのラッチアップ現象の解析過程について話せます。

CMOS　ICは今日、あらゆるデジタル分野に応用されていますが、そのような社会が実現した要素には、インテルの技術者がCMOSを開発したこと、日立の方が高速性を実現したこと。私がラッチアップを解析したことが挙げられます。私は、この現象を1人で解析し、防止技術を見出しました。その時の成果は、１．ラッチアップ現象の発生している場所を特殊な方法を用いて特定したこと。２．ラッチアップ現象が発生しうることを実験を通して、確信したことから、その発生条件の方程式を導いたこと。３．その方程式に基づき、ラッチアップが容易に発生している素子の改良を行い、発生しない素子のすることにより、防止技術を確立したことです。この課題は、CMOSの応用を時計からすべての分野に拡大するには必須のことでした。また、これを乗り越えるには、確固たる根拠が必要でした。それが、ターンオン条件式を見出すことでした。この内容は、著者(4件)： 京増幹雄 (三びし電機) , 荒木俊ゆき (三びし電機) , 大槻貞二郎 (三びし電機) , 中山光雄 (三びし電機) 資料名： 電子通信学会論文誌 C (Transactions of the Institute of Electronics and Communication Engineers of Japan. C) 巻： 61 号： 2 ページ： 106-113 発行年： 1978年 に掲載されています。この成果を踏まえ、研究開発をどのように進めるかのアドバイスができると考えます。

■その他
地域: 伊丹
役割: 品質保証部
規模: １